每页显示
排序选项
排序方式
-
综合与时序分析的设计约束: Synopsys设计约束(SDC)实用指南:(美) 斯里达尔·甘加达兰, (印) 桑杰·丘里瓦拉, Sridhar Gangadharan, Sanjay Churiwala, 韩德强, 张丽艳, 王宗侠 ...
作者：(美) 斯里达尔·甘加达兰, (印) 桑杰·丘里瓦拉, Sridhar Gangadharan, Sanjay Churiwala, 韩德强, 张丽艳, 王宗侠 ...
出版社：机械工业出版社
出版时间：20180101
ISBN：978-7-111-58894-8
索书号：TN402/59
分类号：TN402
页数：XV, 174页
价格：CNY59.00
丛书：电子与嵌入式系统设计译丛
复本数：
在馆数：
累借天数：
累借次数：
本书为集成电路时序约束设计的指南，指导读者通过指定的时序要求，充分发挥IC设计的性能。本书内容包括受时序约束的关键环节的设计流程、综合时序分析、静态时序分析和布局布线等。本书首先详细讲解时序要求的概念，然后详细解释如何将其应用于设计流程中的特定阶段，后通过实践介绍在Synopsys约束设计下（SDC）业界领先约束的格式。