计算机组成课程设计/楼学庆, 平玲娣

本书的特色是要求实验者用硬件描述语言(Verilog HDL)设计单元电路、功能部件和指令条数有限而功能较齐全的单时与多时钟CPU; 采用先进的电子设计自动化工具(EDA)仿真模拟用Verilog语言设计的计算机功能单元, 仿真模拟正确后, 能把设计结果写入Spadon-3 Starter Kit Board开发板上的FPGA可编程芯片上, 并能直接实验自己的设计(芯片)是否达到预期目标, 其乐无穷。实验设计按照主干课程大纲由浅人深, 内容丰富, 每个实验目标明确。