附注提要
本书根据EDA课程教学要求,以提高数字系统设计能力为目标,介绍数字逻辑设计和Verilog HDL建模的基础知识。全书以Quartus Prime 18.1和ModelSim 10.5b软件为工具,以Verilog-1995和Verilog-2001语言标准为依据,以可综合的Verilog设计为重点,通过各种设计示例阐述数字系统设计的方法与技术,由浅入深地介绍Verilog工程开发的知识与技能。本书不仅注重基础知识的介绍,而且力求向读者系统地讲解Verilog HDL在数字系统设计方面的实际应用。